Процессор Эльбрус 2С+

Эльбрус 2С+ - гетерогенный многоядерный процессор компании с архитектурой Эльбрус(E2K) на основе архитектуры широкого командного слова (VLIW). Представляет собой систему на кристалле. Содержит 2 ядра архитектуры Эльбрус(E2K)  и 4 ядра цифровых сигнальных процессоров (DSP) производства ОАО НПЦ «Элвис». Микропроцессор декодирует и отправляет на исполнение до 23 операций за такт.

Особенности процессора Эльбрус 2С+:

• Кэш-память 2-го уровня уменьшена (по сравнению с Эльбрус S до 1 Мбайт на ядро);
• Кластер из 4 ядер DSP, работающих на частоте ядра «Эльбруса» – 500 МГц;
• Поддерживаемый тип памяти DDR2-800;
• 2 канала ввода-вывода, к которым можно подключить южный мост КПИ или специализированные устройства, например контроллер ЦАП/АЦП;
• Для процессора реализована версия компилятора языка Си, позволяющая компилировать код для ядер DSP и обеспечивать эффективное взаимодействие основной программы, исполняющейся на ядрах Эльбрус(E2K), и процедур, исполняющихся на DSP.

Основная сфера применения микропроцессора Эльбрус 2С+ - системы цифровой интеллектуальной обработки сигнала, такие как радиолокаторы, анализаторы изображений и т.п.

В качестве блоков процессора использована часть оборудования микросхемы Эльбрус S: процессорные ядра с незначительно изменённой кэш-памятью второго уровня и системный контроллер SIC с контроллером памяти, контроллером межпроцессорных линков и контроллером ввода/вывода. DSP-кластер выступает как отдельный IP-блок, изготовленный НПЦ «Элвис».Структурная схема системы на кристалле Эльбрус 2С+.

Ядро микропроцессора Эльбрус (Core) - высокопроизводительный универсальный микропроцессор с архитектурой широкого командного слова.

Контроллер межъядерных взаимодействий (CIC) обеспечивает объединение процессорных ядер в единую систему.

Контроллер запросов MAU (MRC) находится в составе контроллера CIC и осуществляет круговой арбитраж, поочерёдно выдавая в системный коммутатор SC запросы от каждого из ядер.

Контроллер когерентных сообщений (Coh_Box) анализирует когерентные запросы от коммутатора SC, выборочно передавая их нужным ядрам, и принимает когерентные ответы от ядер, при необходимости формируя обобщённый когерентный ответ в формате одноядерной системы.

Системный коммутатор (SC) решает следующие задачи:

• обслуживание абонентов согласно политике приоритетов;
• максимально возможная загрузка межпроцессорных линков;
• обеспечение независимости пакетных потоков между различными парами абонентов (пакет из одного потока, не получающий право на дальнейшее прохождение по коммутационной среде, не должен блокировать обработку пакетов из другого потока);
• обеспечение независимости потоков командных пакетов различного типа.

Интегрированный в микропроцессор четырёхядерный DSP-кластер работает под управлением универсальных ядер Эльбрус S, которым доступны его регистры и память. В свою очередь, DSP-кластеру доступна не только собственная внутренняя память, но и память всего процессора.

Интерфейсный контроллер AXI-box обеспечивает взаимодействие универсальных ядер с ядрами DSP через интерфейс, основанный на протоколе AMBA AXI 3.0 фирмы ARM. Данные передаются AXI-контроллером по четырём раздельным каналам (DMA-чтение, DMA-запись, I/O-чтение, I/O-запись), каждый из которых имеет пропускную способность 4 Гбайт/с и работает на частоте ядер Эльбрус S и DSP (500 МГц).

Оперативная память микропроцессора используется, помимо прочего, в качестве буфера данных, пересылаемых между аналогово-цифровыми преобразователями и DSP-кластером. Для этого в состав микросхемы помимо  основного канала ввода/вывода (IO-Link0), подключённого через «южный мост», введён  дополнительный канал (IO-Link1) для ввода цифровой сигнальной информации, подключённый через ADC-контроллер.

Контроллер памяти (MC) разделён на два частотных домена (домен ядра контроллера и домен интерфейса с памятью) с введением новой схемы передачи данных с некратным соотношением частот между доменами. Схема обеспечивает достаточно гибкую настройку рабочих частот, благодаря чему контроллер памяти процессора Эльбрус 2С+ при фиксированной тактовой частоте 500 МГц поддерживают несколько режимов работы с оперативной памятью: DDR2-800, DDR2-666, DDR2-600 и DDR2-500.